De la Taula de Veritat al Circuit Lògic

Enunciat del problema: Un sistema activa una sortida (F) segons les condicions següents de la taula de la veritat

1. Creació de la Taula de Veritat

La taula de veritat conté totes les combinacions possibles de les entrades i els seus resultats:

ABCDF(A, B, C, D)
00001
00010
00101
00110
01000
01011
01100
01111
10001
10010
10101
10110
11000
11011
11100
11111

2. Creació del Mapa de Karnaugh

Es col·loquen els valors de la taula de veritat en un mapa de Karnaugh per identificar agrupacions:

Els grups es formen amb potències de 2 (1, 2, 4, 8...). Agrupem els 1s adjacents per simplificar l'expressió.

2.1. Simplificació parcial

Mapa de Karnaugh per a F(A, B, C, D)
CD
AB 00 01 11 10
00 1 0 0 1
01 0 1 1 0
11 0 1 1 0
10 1 0 0 1

Es col·loquen els valors de la taula de veritat en un mapa de Karnaugh per identificar agrupacions:

Els grups es formen amb potències de 2 (1, 2, 4, 8...). Agrupem els 1s adjacents per simplificar l'expressió.

2.2 Simplificació Total

Mapa de Karnaugh corregit (amb les 4 cantonades agrupades)
CD
AB 00 01 11 10
00 1 0 0 1
01 0 1 1 0
11 0 1 1 0
10 1 0 0 1

3. Expressió Simplificada

Combinant els termes simplificats, l'expressió resultant és:

F(A, B, C, D) = BCD + BC'D + B'D'

4. Disseny del Circuit Lògic DIN-ISO

El següent pas és construir el circuit utilitzant:

El circuit resultant és més eficient i requereix menys portes lògiques.